IT之家 5 月 8 日音讯，科技媒体 Wccftech 昨日（5 月 7 日）发布博文，报谈称为冲破 10nm 以下制程微缩瓶颈，与 SK 海力士两大巨头正研发下一代 DRAM 制造工艺，争夺行业主导权。

IT之家征引博文先容，不同于惩处器，DRAM 内存芯片必须依靠电容器存储数据。跟着制程节点不断减弱（如 10nm 以下的 1c 节点），电容器的尺寸难以链接缩减，晶体管间距减弱也增多了短路风险。

为了让密度进一步晋升，行业正转向 3D DRAM，将传统 2D 平面摆设的 DRAM 单位改为垂直或立体堆叠架构的内存手艺。其旨趣访佛 3D NAND 闪存，通过篡改晶体管摆设方针（如水平放手）或垂直堆叠，滚球官网 - 2026世界杯滚球(中国)官网在减弱制程时保握电容器容量。

不外在手艺兑现方面，三星和 SK 海力士已分化出不同发展阶梯。

三星方面狡计执行 GAAFET 工艺。在惩处器制造中，GAAFET 通过栅极包裹沟谈来晋升电流章程力；但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在团结单位内。为此，三星有计划模仿 NAND 闪存的想象，把肃穆读写操作的章程电路置于存储阵列下方。

而 SK 海力士聘任了 4F2 架构。该决策将晶体管垂直堆叠，相似用栅极材料包裹晶体管，而禁受电容数据的组件则置于晶体管柱下方。这种结构与 GAAFET 有相似之处，但空间布局逻辑判然不同。

该媒体指出两大巨头阶梯分化，中枢思整齐致：领先兑现手艺量产，鼓励自家决策成为下一代 DRAM 的行业表率。谁能领先跑通工艺并晋升良率，谁就能在 AI 期间的内存商场占据主导。

TSMC 2nm 芯片显露图